【文/观察者网 吕栋】 “Mate手机与麒麟芯片相互成就。” 10月1日上午，华为Mate90系列旗舰手机如期而至。与新机一同登场的，还有全球首款采用逻辑折叠技术的“韬定律”SoC芯片——麒麟9050 Pro。这是华为时隔六年再次推出高性能芯片。 据华为常务董事、产品投资评审委员会主任、终端BG董事长余承东介绍，麒麟9050 Pro搭载的灵犀CPU采用9核16线程，多核性能提升超23%；马良GPU渲染性能提升40%以上；达芬奇架构的NPU性能提升140%；第10代ISP处理拍照和视频的能力大幅提升；巴龙基带提供可提供超越5.5G的通信性能。 过去几年，即便麒麟保持着正常的更新迭代，但由于外部环境的复杂性，华为对其具体性能与细节始终颇为低调。 如今余承东再次喊出“麒麟芯片新巅峰”，也标志着那些灰暗、无奈乃至隐忍的事情，正在翻篇。 麒麟芯片观察者网 在很多人看来，突破封锁应该是一篇篇科技爽文。 但真正的芯片突围，从来不是靠某个惊世骇俗的奇思妙想，在一夜之间变出“灵丹妙药”。 恰恰相反，它始于一种冷静的承认，承认不可抗力的劣势，在短期内难以追赶，承认最先进的光刻机难以获取，然后只能在所有可能的方向上尝试改善最终的计算结果。 麒麟9050 Pro，就是一个直观诠释。 但要理解这颗芯片的分量，还得先明白整个半导体行业正在往哪里演进。 60多年来，摩尔定律像一只无形的手，指引半导体产业沿着几何缩微的路线狂奔：晶体管越做越小，性能与功耗的红利持续兑现。 但时至今日，这一定律正在逼近物理极限，先进制程的制造成本急剧攀升，每一代工艺的演进速度持续放缓。行业迟早要回归科学本源，寻找几何缩微之外的第二条演进路线。 区别在于，全球大多数厂商只是“预感”到了这堵墙，而华为是在外部限制、持续打压之下，比所有人都更早地、结结实实地撞上了它。 回顾历史，早在1996年，《瓦森纳协定》在维也纳签署，全球40多个国家据此共同限制向中国出口先进半导体设备与光刻技术，使得中国半导体产业在信息革命的起步阶段就背负着代差。2022年前后，芯片四方联盟（CHIP4）成形，这种阻力全面升级，中国获取先进芯片设计、制造、设备、EDA乃至存储的困难程度达到史无前例的水平。 正如华为半导体业务负责人何庭波在论文中所说的：“要超越业界所称的7纳米节点进行微缩，需要极紫外（EUV）光刻技术，而华为无法获取该技术，必须另寻出路。” 换的这条路，就是韬（τ）定律。 它提出以“时间（τ）缩微”替代“几何缩微”，作为半导体与电子系统演进的新指导原则，不再执着于把晶体管做得更小，而是通过“逻辑折叠”等创新技术，持续压缩信号在系统中的传播时延，同时不断提升晶体管的有效密度，从而维持半导体与电子系统的持续演进。 韬定律芯片观察者网 这里有一个常见误解需要澄清：“逻辑折叠”并不是2.5D/3D封装，也不是简单的多芯片堆叠。 在何庭波的阐述中，Folding（折叠）与Stacking（堆叠）本质不同：堆叠更像是把多个现成模块在封装层面连接起来，而折叠是把一个原本在平面上展开的完整逻辑系统，放到三维空间中重新设计、重新布线、重新定义时序。 数据最能说明这种路径切换的效果。根据论文披露，与2025年的麒麟9030 Pro基线相比，代号“麒麟2026”的麒麟9050 Pro通过“逻辑折叠”，将晶体管密度从每平方毫米1.55亿个大幅提升至2.38亿个，提升幅度约53.5%。按照几何微缩的传统节奏，这样的密度跨越通常需要三年才能完成。 “逻辑折叠三维架构突破了尺寸限制，高密度垂直互联通道，让信号直连直达。信号传输的键合数量高达500万。信号传输间隔数量是500万，但是它的连接数超过5000万。这种传输的带宽高达125TB每秒。我们将传输时间微缩，性能大幅提升，关键路径时延下降30%以上。”余承东在发布会上说道。 韬芯片观察者网 换句话说，华为用架构与结构的创新，在没有EUV光刻机的条件下，“折叠”出了三年的工艺时间。这也标志着麒麟芯片告别了此前几年以“供应链补位、性能追平”为主要目标的生存阶段，重新回到能够定义先进、引导创新的突破阶段。 事实上，“韬定律”并不是为一颗手机芯片量身定做的单点技术，而是正被大规模验证的方法论。过去六年，基于这一原则，华为已成功设计并量产380余款芯片，覆盖通信、手机、自动驾驶、AI计算等领域。 以昇腾AI芯片为例，昇腾960的研发超出预期，性能实现倍增；未来昇腾将坚持一年一代的演进，2028年、2029年陆续推出昇腾970和昇腾980，而昇腾990将首次引入逻辑折叠，依托“韬定律”实现算力规模继续翻倍，访存带宽、访存容量与互联带宽也将大幅提升。 韬芯片观察者网 如果说“韬定律”解决的是芯片“内部”的联接问题，华为过去几年还在同步求解另一个问题：芯片“之间”的联接。在承认单芯片制程难